Family list

1 family member for: JP7199171

Derived from 1 application

1 LIQUID CRYSTAL DISPLAY DEVICE

Inventor: KUJI TAKAAKI; SHIMIZU HIROMASA; Applicant: HITACHI LTD

(+4)

EC: IPC: *G02B5/20; G02F1/1335; G02B5/20* (+3)

Publication info: JP7199171 A - 1995-08-04

Data supplied from the esp@cenet database - Worldwide

LIQUID CRYSTAL DISPLAY DEVICE

Patent number:

JP7199171

Publication date:

1995-08-04

Inventor:

KUJI TAKAAKI; SHIMIZU HIROMASA; SUGITANI SATOYUKI: KUBO AKIKO: HAMAMOTO TATSUO;

IZUMI AKIYA

Applicant:

HITACHI LTD

Classification:

- international:

G02B5/20; G02F1/1335; G02B5/20; G02F1/13; (IPC1-

7): G02F1/1335; G02B5/20


- european:

Application number: JP19930335371 19931228 Priority number(s): JP19930335371 19931228

Report a data error here

Abstract of JP7199171

PURPOSE: To provide a liquid crystal display device which reduces the problem or degredation in picture quality due to the step of a light shielding film or a black matrix by selectively providing the light shielding film on the surface of a transparent substrate and burying a transparent resin film in intervals of the light shielding film with the same film thickness as the light shielding film. CONSTITUTION: A liquid crystal panel where a polarizing plate is provided on the outside of a substrate SUB2 is provided, and a black matrix BM consisting of an organic or inorganic light absorbing material and an organic resin is selectively provided on one face of the transparent glass substrate SUB2. A transparent resin film FU is buried in intervals of the black matrix BM with the same film thickness as the black matrix BM to make the transparent resin film FU and the black matrix BM approximately flat, and a color filter FIL is provided on intervals of the black matrix BM, and a transparent picture element electrode and an oriented film are provided on it. Since the black matrix BM and the transparent resin film FU are made approximately flat, the variance in threshold voltage of liquid crystal and the occurrence of domains are reduced.



Data supplied from the esp@cenet database - Worldwide

(19)日本国特許庁(JP)

(12)公開特許公報 (A)

(11)特許出願公開番号

特開平7-199171

(43) 公開日 平成7年(1995) 8月4日

(51) Int. Cl. 6

識別記号

FΙ

G02F 1/1335

505

G02B 5/20

101

審査請求 未請求 請求項の数3 〇L (全16頁)

(21)出願番号

特願平5-335371

(71)出願人 000005108

株式会社日立製作所

東京都千代田区神田駿河台四丁目6番地

(22)出願日

平成5年(1993)12月28日

(72)発明者 久慈 卓見

千葉県茂原市早野3300番地 株式会社日立

製作所電子デバイス事業部内

(72)発明者 清水 浩雅

千葉県茂原市早野3300番地 株式会社日立

製作所電子デバイス事業部内

(72)発明者 杉谷 智行

千葉県茂原市早野3300番地 株式会社日立

製作所電子デバイス事業部内

(74)代理人 弁理士 中村 純之助


最終頁に続く

(54) 【発明の名称】液晶表示装置

(57) 【要約】

【構成】透明ガラス基板 (SUB2) の面上に選択的に設けた有機系樹脂膜から成るブラックマトリクス (BM) 間を、透明樹脂膜 (FU) でほぼ同等の膜厚で埋め込んで平坦化し、その上にカラーフィルタ (FIL) を設けた構成。

【効果】液晶層の厚さのばらつきが減少し、液晶のしきい値電圧のばらつきやドメインの発生が減少し、表示品質を向上することができる。



【特許請求の範囲】

【請求項1】液晶表示パネルを構成する透明基板の面上 に遮光膜を選択的に設けた液晶表示装置において、前記 遮光膜の間を透明樹脂膜で前記遮光膜とほぼ同等の膜厚 で埋め込んだことを特徴とする液晶表示装置。

【請求項2】それぞれ透明画素電極と配向膜とを設けた 面が対向するように2枚の透明ガラス基板を所定の間隙 を隔てて重ね合わせ、前記両基板間の縁周囲に枠状に設 けたシール材により前記両基板を貼り合わせると共に、 前記シール材の内側に液晶を封止し、前記両基板の外側 10 に偏光板を設けて成る液晶表示パネルを有し、かつ、一 方の前記透明ガラス基板の面上に有機または無機の吸光 性物質と有機系樹脂から成るブラックマトリクスを選択 的に設けた液晶表示装置において、前記ブラックマトリ クスの間を透明樹脂膜で前記ブラックマトリクスとほぼ 同等の膜厚で埋め込んで、前記プラックマトリクスと前 記透明樹脂膜とをほぼ平坦化し、その上の前記ブラック マトリクス間にカラーフィルタを設け、かつ、その上に 前記透明画素電極と前記配向膜を設けたことを特徴とす る液晶表示装置。

【請求項3】それぞれ透明画素電極と配向膜とを設けた 面が対向するように2枚の透明ガラス基板を所定の間隙 を隔てて重ね合わせ、前記両基板間の縁周囲に枠状に設 けたシール材により前記両基板を貼り合わせると共に、 前記シール材の内側に液晶を封止し、前記両基板の外側 に偏光板を設けて成る液晶表示パネルを有し、かつ、一 方の前記透明ガラス基板の面上に有機または無機の吸光 性物質と有機系樹脂から成る膜厚約0.5~4μmのブ ラックマトリクスを選択的に設けた液晶表示装置におい て、前記ブラックマトリクスの間を**透明樹脂膜**で前記ブ ラックマトリクスとほぼ同等の膜厚で埋め込んで、前記 ブラックマトリクスと前記透明樹脂膜とをほぼ平坦化 し、その上の前記ブラックマトリクス間にカラーフィル タを設け、かつ、その上に前記カラーフィルタの保護 膜、前記透明画素電極、および前記配向膜を順次設けた ことを特徴とする液晶表示装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、液晶表示パネル(液晶 表示素子)を構成する透明基板の面上に遮光膜を選択的 40 に設けた液晶表示装置に係り、特に、片側の透明基板に プラックマトリクスおよびカラーフィルタを設けたカラ 一液晶表示装置に関する。

[0002]

【従来の技術】液晶表示装置は、一般に、表示用透明画 素電極と配向膜等をそれぞれ積層した面が対向するよう に所定の間隙を隔てて2枚の透明ガラス基板を重ね合わ せ、該両基板間の縁部に枠状に設けたシール材により、 両基板を貼り合わせると共に、シール材の一部に設けた 液晶封入口から両基板間のシール材の内側に液晶を封

入、封止し、さらに両基板の外側に偏光板を設置または 貼り付けて成る液晶表示パネルと、液晶表示パネルの下 に配置され、液晶表示パネルに光を供給するバックライ トと、液晶表示パネルの外周部の外側に配置された駆動 回路基板(プリント基板)と、これらの各部材を保持す るモールド成形品である枠状体と、これらの各部材を収 納し、液晶表示窓があけられた金属製フレーム等を含ん で構成されている。

2

【0003】図17は、従来の液晶表示装置の液晶表示 パネルを構成する2枚の透明ガラス基板のうち、ブラッ クマトリクスおよびカラーフィルタを設けた方の透明ガ ラス基板の要部断面図である。

【0004】すなわち、カラー液晶表示装置において は、図17に示すように、液晶表示パネルを構成する2 枚の透明ガラス基板のうちの一方の透明ガラス基板SU B2の片方の面に、各画素の周囲に画素の輪郭をはっき りさせるためのブラックマトリクスBMが選択的に形成 され、その上のブラックマトリクスBMの間の、ブラッ クマトリクスBMの存在しない画素部(ブラックマトリ クスBMの開口部)に赤色のカラーフィルタFIL

(R)、緑色のカラーフィルタFIL(G)、青色のカ ラーフィルタFIL(B)が順次形成されている。な お、図示は省略するが、この上にカラーフィルタの保護 膜、透明画素電極、および配向膜が順次形成される。

[0005]

20

50

【発明が解決しようとする課題】ブラックマトリクスB Mを形成した後、3色のカラーフィルタFIL(R)、 (G)、(B)を形成するときは、各カラーフィルタF I LとブラックマトリクスBMとの合わせずれが生じて も、目あきが生じないように、各カラーフィルタFIL の周囲の端部がブラックマトリクスBMに一部重なるよ うに形成している。したがって、図17に示すように、 この重なりによりカラーフィルタFILの周囲の端部が 高くなり、該端部にブラックマトリクスBMの膜厚と同 等の段差が生じてしまう。このような段差を有する透明 ガラス基板SUB2を用いて液晶表示装置を組み立てる と、この段差に起因して液晶層の厚さにむらが生じ、液 晶のしきい値電圧に差が生じたり、ドメインが発生した りして、画質劣化を引き起こす原因となった。特に、ブ ラックマトリクスの材料として黒色に着色した有機系樹 脂膜を使用する場合は、液晶表示画面の外光の反射によ る写り込みの問題をなくすことができるが、外光を遮光 するために該ブラックマトリクスの膜厚が1~2μm必 要となり、ブラックマトリクスの材料としてCr(クロ ム)等からなる薄い蒸着金属膜を用いる場合に比べて段 差が大きく、上記の画質劣化の問題が大きくなる。特 に、薄膜トランジスタ等をスイッチング素子とするアク ティブ・マトリクス方式のカラー液晶表示装置の場合 は、ブラックマトリクスの遮光率を光学濃度2.5以 上、望ましくは3.0以上を確保する必要があるので、

黒色有機系樹脂膜でブラックマットリクスを形成しようとすると、膜厚が $3\sim5\mu$ mとなり、極めて大きな段差が生じ、その上にカラーフィルタを形成することができなくなる。

【0006】本発明の目的は、遮光膜またはブラックマトリクスの段差に起因する画質劣化の問題を低減することができる液晶表示装置を提供することにある。

[0007]

【課題を解決するための手段】前記目的を達成するために、本発明は、透明基板の面上に遮光膜を選択的に設け 10 た液晶表示装置において、前記遮光膜の間を透明樹脂膜で前記遮光膜とほぼ同等の膜厚で埋め込んだことを特徴とする。

【0008】より具体的に述べると、それぞれ透明画素 電極と配向膜とを設けた面が対向するように2枚の透明 ガラス基板を所定の間隙を隔てて重ね合わせ、前記両基 板間の縁周囲に枠状に設けたシール材により前記両基板 を貼り合わせると共に、前記シール材の内側に液晶を封 止し、前記両基板の外側に偏光板を設けて成る液晶表示 パネルを有し、かつ、一方の前記透明ガラス基板の面上 20 に有機または無機の吸光性物質と有機系樹脂から成るブ ラックマトリクスを選択的に設けた液晶表示装置におい て、前記プラックマトリクスの間を透明樹脂膜で前記ブ ラックマトリクスとほぼ同等の膜厚で埋め込んで、前記 ブラックマトリクスと前記透明樹脂膜とをほぼ平坦化 し、その上の前記ブラックマトリクス間にカラーフィル 夕を設け、かつ、その上に前記透明画素電極と前記配向 膜を設けた液晶表示装置を提供する。なお、有機系樹脂 膜から成るブラックマトリクスの膜厚は約0.5~4μ mである。

[0009]

【作用】本発明の液晶表示装置では、選択的に設けた遮 光膜またはブラックマトリクスの間を透明樹脂膜でほぼ 同等の膜厚で埋め込み、遮光膜またはブラックマトリク スと透明樹脂膜とをほぼ平坦化したので、液晶層の厚さ のばらつきが減少し、液晶のしきい値電圧のばらつきや ドメインの発生が減少し、ブラックマトリクスの段差に 起因する画質劣化の問題を低減することができる。

[0010]

【実施例】本発明、本発明の更に他の目的及び本発明の 40 更に他の特徴は図面を参照した以下の説明から明らかと なるであろう。

【0011】実施例1

図1 (a) ~ (d) は、本発明の液晶表示装置の一実施例のブラックマトリクスおよびカラーフィルタを形成した透明ガラス基板(液晶表示パネルを構成する2枚の透明ガラス基板のうちの一方の透明ガラス基板)を製造する方法を示す工程要部断面図である。

【0012】まず、透明ガラス基板SUB2上に、黒色 態にした。その他は実施例1と同様である。本実施例で 顔料を分散した富士ハントテクノロジー株式会社製のネ 50 は、透明樹脂膜FUのパターンとブラックマトリクスB

ガ型感光性樹脂膜CK-2000を用いて、公知のフォトリソグラフィ技術により膜厚約1.5μmのブラックマトリクスBMを形成した(図1(a))。

【0013】次に、この上に富士ハントテクノロジー株式会社製のネガ型透明感光性樹脂膜CTをスピン塗布またはロールコータにより、ブラックマトリクスBMと同じ膜厚となるように塗布して透明樹脂膜FUを形成した後、透明ガラス基板SUB2の背面から紫外線UVを照射して全面露光した(図1(b))。

【0014】次に、透明樹脂膜FUの現像、ポストベークを行なうと、ブラックマトリクスBM上にわずかに存在した透明樹脂膜FUが除去されて、ブラックマトリクスBM間がそれとほぼ同一の膜厚の透明樹脂膜FUで埋め込まれ、ブラックマトリクスBMと透明樹脂膜FUとがほぼ平坦化された(図1(c))。なお、ポストベークは透明樹脂膜FUを十分に硬化するために行なう。

【0015】その上に、1層目のカラーフィルタとして赤色カラーフィルタを形成するために、赤色顔料を分散した富士ハントテクノロジー株式会社製の感光性赤色樹脂膜CR-2000を塗布した後、フォトリソグラフィー技術により、赤色カラーフィルタの形成領域以外の部分を除去してパターニングし、赤色カラーフィルタFIL(R)を形成した。次いで、同様にして、緑色顔料を分散した富士ハントテクノロジー株式会社製の感光性緑色樹脂膜CG-2070を用いて緑色カラーフィルタFIL(G)を形成し、次いで、青色顔料を分散した富士ハントテクノロジー株式会社製の感光性青色樹脂膜CB-2000を用いて青色カラーフィルタFIL(B)を形成した(図1(d))。

30 【0016】この後、図示は省略するが、この上にカラーフィルタの保護膜、透明画素電極、配向膜を順次形成した後、配向膜に配向処理を施して、カラーフィルタ基板が完成する(図3参照)。

【0017】本実施例では、カラーフィルタFIL

(R)、(G)、(B)の表面には、図17に示したような従来のブラックマトリクスに起因する段差は見られなかった。したがって、この透明ガラス基板SUB2と薄膜トランジスタ、透明画素電極、配向膜等を形成したもう一方の透明ガラス基板(図3参照)とを組み合わせて液晶表示パネルを組み立てたとき、カラーフィルタの段差が原因で液晶層の厚さにむらが生じ、液晶のしきい値電圧に差が生じたり、ドメインが発生したりして、画質劣化を引き起こす現象を抑制することができる。

【0018】実施例2

本実施例では、図1 (b) に示した透明樹脂膜FUの背面全面露光の代わりに、表面からブラックマトリクス露光用のマスクと反転パターンのマスクを用いて透明樹脂膜FUを露光し、現像、プリベークし、図1 (c) の状態にした。その他は実施例1と同様である。本実施例では、透明地影響FUのパターントブラックストリケスP

20

30

Mのパターンとの合せずれを極力小さくする必要があ る。

【0019】実施例3

本実施例は図1(b)に示すように、透明樹脂膜FUを 塗布し、透明ガラス基板SUB2の表面あるいは裏面か ら全面露光した後、透明ガラス基板SUB2の表面から 研磨し、図1(c)の状態にした。その他は実施例1と 同様である。なお、本実施例では、透明樹脂膜FUとし て感光性樹脂膜を使用しなくてもよく、例えば熱架橋性 透明樹脂膜を使用することができる。

【0020】なお、上記実施例では、ネガ型の感光性樹 脂膜を用いたが、ポジ型の感光性樹脂膜を用いてもよ い。例えば感光性透明樹脂膜FUとしてポジ型を用いる ときは、ブラックマトリクス露光用のマスクと同一パタ ーンのマスクを用いて透明樹脂膜FUを露光する。ま た、透明樹脂膜FUとして、上記膜以外のアクリル樹脂 膜やエポキシ樹脂膜等を用いてもよい。上記実施例で は、ブラックマトリクスBMやカラーフィルタFILを 形成するのに、これらの膜の塗布前に顔料を予め分散し た樹脂膜を用いたが、無色の樹脂膜を塗布形成した後、 それぞれ着色してもよい。

【0021】本実施例では、ブラックマトリクスの段差 による表示劣化の問題を解決することができるので、高 遮光率を得るために膜厚を厚くしなければならない有機 系樹脂膜を用いたブラックマトリクスを実現することが できる。したがって、ブラックマトリクスBMを設けた 透明ガラス基板SUB2が表示画面側(観察側)となる 場合、この透明ガラス基板SUB2の内面には、表示画 面の広い面積を占めるブラックマトリクスBMとして、 Cr等の金属膜ではなく、有機系樹脂膜を形成したの で、表示画面側の外部光が表示画面で外側に反射し、画 面が見にくく(鏡のようになる)、コントラストが低下 し、表示品質が低下する問題を抑制することができる。 また、該透明ガラス基板SUB2と組み合わせられる薄 膜トランジスタ等を形成したもう一方の透明ガラス基板 側から照射されるバックライトの光が透明ガラス基板S UB2の内面に形成されたブラックマトリクスBMで内 側に反射し、薄膜トランジスタのチャネル形成領域とな る半導体層に光が当り、光照射による導電現象が生じ、 薄膜トランジスタのオフ特性が劣化する問題も、ブラッ 40 クマトリクスBMは有機系樹脂膜から成り、光が反射し ないので防止することができる。

【0022】《アクティブ・マトリクス液晶表示装置》 以下、本発明が適用可能なアクティブ・マトリクス方式 のカラー液晶表示装置にこの発明を適用した実施例を説 明する。なお、以下説明する図面で、同一機能を有する ものは同一符号を付け、その繰り返しの説明は省略す る。

【0023】《マトリクス部の概要》図2はこの発明が 適用されるアクティブ・マトリクス方式カラー液晶表示 50 で上下辺と左辺の)部分はそれらを露出するように上側

装置の一画素とその周辺を示す平面図、図3は図2の3 -3切断線における断面を示す図、図4は図2の4-4 切断線における断面図である。

6

【0024】図2に示すように、各画素は隣接する2本 の走査信号線(ゲート信号線または水平信号線)GL と、隣接する2本の映像信号線(ドレイン信号線または 垂直信号線) DLとの交差領域内(4本の信号線で囲ま れた領域内)に配置されている。各画素は薄膜トランジ スタTFT、透明画素電極ITO1および保持容量素子 Caddを含む。走査信号線GLは図では左右方向に延在 し、上下方向に複数本配置されている。映像信号線DL は上下方向に延在し、左右方向に複数本配置されてい

【0025】図3に示すように、液晶層LCを基準にし で下部透明ガラス基板SUB1側には薄膜トランジスタ TFTおよび透明画素電極 ITO1が形成され、上部透 明ガラス基板SUB2側にはカラーフィルタFIL、遮 光用ブラックマトリクスパターンBMが形成されてい る。透明ガラス基板SUB1、SUB2の両面にはディ ップ処理等によって形成された酸化シリコン膜SIOが 設けられている。

【0026】上部透明ガラス基板SUB2の内側(液晶 LC側) の表面には、遮光膜BM、カラーフィルタFI L、保護膜PSV2、共通透明画素電極ITO2 (CO M) および上部配向膜ORI2が順次積層して設けられ ている。

【0027】《マトリクス周辺の概要》図5は上下のガ ラス基板SUB1, SUB2を含む表示パネルPNLの マトリクス(AR)周辺の要部平面を、図6は図5のパ ネル左上角部に対応するシール部SL付近の拡大平面を 示す図である。また、図7は図3の断面を中央にして、 左側に図6の7a-7a切断線における断面を、右側に 映像信号駆動回路が接続されるべき外部接続端子DTM 付近の断面を示す図である。同様に図8は、左側に走査 回路が接続されるべき外部接続端子GTM付近の断面 を、右側に外部接続端子が無いところのシール部付近の 断面を示す図である。

【0028】このパネルの製造では、小さいサイズであ ればスループット向上のため1枚のガラス基板で複数個 分のデバイスを同時に加工してから分割し、大きいサイ ズであれば製造設備の共用のためどの品種でも標準化さ れた大きさのガラス基板を加工してから各品種に合った サイズに小さくし、いずれの場合も一通りの工程を経て からガラスを切断する。図5、図6は後者の例を示すも ので、図5は上下基板SUB1, SUB2の切断後を、 図6は切断前を表しており、LNは両基板の切断前の縁 を、CT1とCT2はそれぞれ基板SUB1, SUB2 の切断すべき位置を示す。いずれの場合も、完成状態で は外部接続端子群Tg,Td(添字略)が存在する(図

40

50

8

基板SUB2の大きさが下側基板SUB1よりも内側に制限されている。端子群Tg、Tdはそれぞれ後述する走査回路接続用端子GTM、映像信号回路接続用端子DTMとそれらの引出配線部を集積回路チップCHIが搭載されたテーブキャリアパッケージTCP(図14、図15)の単位に複数本まとめて名付けたものである。各群のマトリクス部から外部接続端子部に至るまでの引出配線は、両端に近づくにつれ傾斜している。これは、パッケージTCPの配列ピッチ及び各パッケージTCPにおける接続端子ピッチに表示パネルPNLの端子DTM、GTMを合わせるためである。

【0029】透明ガラス基板SUB1、SUB2の間にはその縁に沿って、液晶封入口INJを除き、液晶LCを封止するようにシールパターンSLが形成される。シール材は例えばエポキシ樹脂から成る。上部透明ガラス基板SUB2側の共通透明画素電極ITO2は、少なくとも一箇所において、本実施例ではパネルの4角で銀ペースト材AGPによって下部透明ガラス基板SUB1側に形成されたその引出配線INTに接続されている。この引出配線INTは後述するゲート端子GTM、ドレイ 20ン端子DTMと同一製造工程で形成される。

【0030】配向膜ORII、ORI2、透明画素電極ITO1、共通透明画素電極ITO2、それぞれの層は、シールパターンSLの内側に形成される。偏光板POL1、POL2はそれぞれ下部透明ガラス基板SUB1、上部透明ガラス基板SUB2の外側の表面に形成されている。液晶LCは液晶分子の向きを設定する下部配向膜ORIIと上部配向膜ORI2との間でシールパターンSLで仕切られた領域に封入されている。下部配向膜ORIIは下部透明ガラス基板SUB1側の保護膜P30SV1の上部に形成される。

【0031】この液晶表示装置は、下部透明ガラス基板 SUB1側、上部透明ガラス基板 SUB2側で別個に種 々の層を積み重ね、シールパターンSLを基板 SUB2 側に形成し、下部透明ガラス基板 SUB1と上部透明ガラス基板 SUB2とを重ね合わせ、シール材 SLの開口部 INJから液晶し Cを注入し、注入口 INJをエポキシ樹脂などで封止し、上下基板を切断することによって 組み立てられる。

【0032】《薄膜トランジスタTFT》次に、図2、図3に戻り、TFT基板SUB1側の構成を詳しく説明する。

【0033】薄膜トランジスタTFTは、ゲート電極G Tに正のバイアスを印加すると、ソースードレイン間の チャネル抵抗が小さくなり、バイアスを零にすると、チャネル抵抗は大きくなるように動作する。

【0034】各画素には複数(2つ)の薄膜トランジスタTFT1、TFT2が冗長して設けられる。薄膜トランジスタTFT1、TFT2のそれぞれは、実質的に同一サイズ(チャネル長、チャネル幅が同じ)で構成さ

れ、ゲート電極GT、ゲート絶縁膜GI、i型(真性、intrinsic、導電型決定不純物がドープされていない)非晶質シリコン(Si)からなるi型半導体層AS、一対のソース電極SD1、ドレイン電極SD2を有す。なお、ソース、ドレインは本来その間のバイアス極性によって決まるもので、この液晶表示装置の回路ではその極性は動作中反転するので、ソース、ドレインは動作中入れ替わると理解されたい。しかし、以下の説明では、便宜上一方をソース、他方をドレインと固定して表現する。

【0035】《ゲート電極GT》ゲート電極GTは走査信号線GLから垂直方向に突出する形状で構成されている(T字形状に分岐されている)。ゲート電極GTは薄膜トランジスタTFT1、TFT2のそれぞれの能動領域を越えるよう突出している。薄膜トランジスタTFT1、TFT2のそれぞれのゲート電極GTは、一体に(共通のゲート電極として)構成されており、走査信号線GLに連続して形成されている。本例では、ゲート電極GTは、単層の第2導電膜g2で形成されている。第2導電膜g2としては例えばスパッタで形成されたアルミニウム(A1)膜が用いられ、その上にはA1の陽極酸化膜AOFが設けられている。

【0036】このゲート電極GTはi型半導体層ASを完全に覆うよう(下方からみて)それより大き目に形成され、i型半導体層ASに外光やバックライト光が当たらないよう工夫されている。

【0037】《走査信号線GL》走査信号線GLは第2 導電膜g2で構成されている。この走査信号線GLの第 2導電膜g2はゲート電極GTの第2導電膜g2と同一 製造工程で形成され、かつ一体に構成されている。ま た、走査信号線GL上にもAlの陽極酸化膜AOFが設 けられている。

【0038】《絶縁膜GI》絶縁膜GIは、薄膜トランジスタTFT1、TFT2において、ゲート電極GTと共に半導体層ASに電界を与えるためのゲート絶縁膜として使用される。絶縁膜GIはゲート電極GTおよび走査信号線GLの上層に形成されている。絶縁膜GIとしては例えばプラズマCVDで形成された窒化シリコン膜が選ばれ、 $1200\sim2700$ Åの厚さに(本実施例では、2000 Å程度)形成される。ゲート絶縁膜GIは図6に示すように、マトリクス部ARの全体を囲むように形成され、周辺部は外部接続端子DTM、GTMを露出するよう除去されている。絶縁膜GIは走査信号線GLと映像信号線DLの電気的絶縁にも寄与している。

【0039】《i型半導体層AS》i型半導体層ASは、本例では薄膜トランジスタTFT1、TFT2のそれぞれに独立した島となるよう形成され、非晶質シリコンで、200~2200Åの厚さに(本実施例では、200~4程度の膜厚)で形成される。層d0はオーミックコンタクト用のリン(P)をドーブしたN(+)型非晶

40

質シリコン半導体層であり、下側に「型半導体層ASが 存在し、上側に導電層 d 2 (d 3) が存在するところの みに残されている。

【0040】 i 型半導体層ASは走査信号線GLと映像 信号線DLとの交差部(クロスオーバ部)の両者間にも 設けられている。この交差部のi型半導体層ASは交差 部における走査信号線GLと映像信号線DLとの短絡を 低減する。

【0041】《透明画素電極1TO1》透明画素電極I T〇1は液晶表示部の画素電極の一方を構成する。

【0042】透明画素電極ITO1は薄膜トランジスタ TFT1のソース電極SD1および薄膜トランジスタT FT2のソース電極SD1の両方に接続されている。こ のため、薄膜トランジスタTFT1、TFT2のうちの 1つに欠陥が発生しても、その欠陥が副作用をもたらす 場合はレーザ光等によって適切な箇所を切断し、そうで ない場合は他方の薄膜トランジスタが正常に動作してい るので放置すれば良い。透明画素電極 ITO1は第1導 電膜は1によって構成されており、この第1導電膜は1 はスパッタリングで形成された透明導電膜(Indium-Tin 20 -Oxide ITO:ネサ膜)からなり、1000~200 0 Åの厚さに(本実施例では、1400 Å程度の膜厚) 形成される。

【0043】《ソース電極SD1、ドレイン電極SD 2》ソース電極SD1、ドレイン電極SD2のそれぞれ は、N(+)型半導体層d0に接触する第2導電膜d2と その上に形成された第3導電膜d3とから構成されてい る。

【0044】第2導電膜d2はスパッタで形成したクロ ム (Cr) 膜を用い、500~1000Åの厚さに(本 30 実施例では、600Å程度)で形成される。Cr膜は膜 厚を厚く形成するとストレスが大きくなるので、200 0 Å程度の膜厚を越えない範囲で形成する。Cr膜はN (+)型半導体層 d 0 との接着性を良好にし、第3導電膜 d3のA1がN(+)型半導体層d0に拡散することを防 止する(いわゆるバリア層の)目的で使用される。第2 導電膜d2として、Cr膜の他に高融点金属(Mo、T i、Ta、W) 膜、高融点金属シリサイド(MoS i,、TiSi,、TaSi,、WSi,) 膜を用いてもよ

【0045】第3導電膜d3はA1のスパッタリングで 3000~5000Åの厚さに(本実施例では、400 0 Å程度) 形成される。A l 膜はC r 膜に比べてストレ スが小さく、厚い膜厚に形成することが可能で、ソース 電極SD1、ドレイン電極SD2および映像信号線DL の抵抗値を低減したり、ゲート電極GTやi型半導体層 ASに起因する段差乗り越えを確実にする(ステップカ バーレッジを良くする)働きがある。

【0046】第2導電膜d2、第3導電膜d3を同じマ スクパターンでパターニングした後、同じマスクを用い 50

て、あるいは第2導電膜d2、第3導電膜d3をマスク として、N(+)型半導体層d0が除去される。つまり、 i型半導体層AS上に残っていたN(+)型半導体層d0 は第2導電膜 d 2、第3導電膜 d 3以外の部分がセルフ アラインで除去される。このとき、N(+)型半導体層 d 0 はその厚さ分は全て除去されるようエッチングされる ので、i型半導体層ASも若干その表面部分がエッチン グされるが、その程度はエッチング時間で制御すればよ

【0047】《映像信号線DL》映像信号線DLはソー ス電極SD1、ドレイン電極SD2と同層の第2導電膜 d2、第3導電膜d3で構成されている。

【0048】《保護膜PSV1》薄膜トランジスタTF Tおよび透明画素電極ITO1上には保護膜PSV1が 設けられている。保護膜PSV1は主に薄膜トランジス タTFTを湿気等から保護するために形成されており、 透明性が高くしかも耐湿性の良いものを使用する。保護 膜PSV1はたとえばプラズマCVD装置で形成した酸 化シリコン膜や窒化シリコン膜で形成されており、1μ m程度の膜厚で形成する。

【0049】保護膜PSV1は図6に示すように、マト リクス部ARの全体を囲むように形成され、周辺部は外 部接続端子DTM、GTMを露出するよう除去され、ま た上基板側SUB2の共通電極COMを下側基板SUB 1の外部接続端子接続用引出配線 INTに銀ペーストA GPで接続する部分も除去されている。保護膜PSV1 とゲート絶縁膜GIの厚さ関係に関しては、前者は保護 効果を考え厚くされ、後者はトランジスタの相互コンダ クタンスgmを薄くされる。従って図6に示すように、 保護効果の高い保護膜PSV1は周辺部もできるだけ広 い範囲に亘って保護するようゲート絶縁膜GIよりも大 きく形成されている。

【0050】《遮光膜BM》上部透明ガラス基板SUB 2側には、外部光又はバックライト光が i 型半導体層 A Sに入射しないよう遮光膜BMが設けられている。図2 に示す遮光膜BMの閉じた多角形の輪郭線は、その内側 が遮光膜BMが形成されない開口を示している。遮光膜 BMは、黒色顔料を添加した有機系樹脂膜で形成されて いる。本実施例では、富士ハントテクノロジー株式会社 製のネガ型感光性樹脂膜CK-2000で1. 5μm程 度の厚さに形成される。なお、遮光膜BMの間は、透明 樹脂膜FUで埋め込まれて平坦化され、その上にカラー フィルタFILが形成されている。本実施例では、透明 樹脂膜FUは、富士ハントテクノロジー株式会社製のネ ガ型透明感光性樹脂膜CTで形成される。なお、遮光膜 BMは光に対する遮蔽性が高いたとえばアルミニウム膜 やクロム膜等で形成してもよく、例えばクロム膜がスパ ッタリングで1300A程度の厚さに形成される。

【0051】従って、薄膜トランジスタTFT1、TF T2のi型半導体層ASは上下にある遮光膜BMおよび

大き目のゲート電極GTによってサンドイッチにされ、外部の自然光やバックライト光が当たらなくなる。遮光膜BMは各画素の周囲に格子状に形成され(いわゆるブラックマトリクス)、この格子で1画素の有効表示領域が仕切られている。従って、各画素の輪郭が遮光膜BMによってはっきりとし、コントラストが向上する。つまり、遮光膜BMはi型半導体層ASに対する遮光とブラックマトリクスとの2つの機能をもつ。

【0052】透明画素電極ITO1のラビング方向の根本側のエッジ部分(図2右下部分)も遮光膜BMによっ 10 て遮光されているので、上記部分にドメインが発生したとしても、ドメインが見えないので、表示特性が劣化することはない。

【0053】遮光膜BMは周辺部にも額縁状に形成され、そのパターンはドット状に複数の開口を設けた図2に示すマトリクス部のパターンと連続して形成されている。周辺部の遮光膜BMは図7、図8に示すように、シール部SLの外側に延長され、パソコン等の実装機に起因する反射光等の漏れ光がマトリクス部に入り込むのを防いでいる。他方、この遮光膜BMは基板SUB2の縁 20よりも約0.3~1.0mm程内側に留められ、基板SUB2の切断領域を避けて形成されている。

【0054】《カラーフィルタFIL》カラーフィルタFILは画素に対向する位置に赤、緑、青の繰り返しでストライプ状に形成される。カラーフィルタFILは透明画素電極ITO1の全てを覆うように大き目に形成され、遮光膜BMはカラーフィルタFILおよび透明画素電極ITO1の周縁部より内側に形成されている。

【0055】カラーフィルタFILは次のように形成す 30 ることができる。まず、上部透明ガラス基板SUB2の表面にアクリル系樹脂等の染色基材を形成し、フォトリソグラフィ技術で赤色フィルタ形成領域以外の染色基材を除去する。この後、染色基材を赤色染料で染め、固着処理を施し、赤色フィルタRを形成する。つぎに、同様な工程を施すことによって、緑色フィルタG、青色フィルタBを順次形成する。

【0056】《保護膜PSV2》保護膜PSV2はカラーフィルタFILの染料が液晶LCに漏れることを防止するために設けられている。保護膜PSV2はたとえば40アクリル樹脂、エポキシ樹脂等の透明樹脂材料で形成されている。

【0057】《共通透明画素電極ITO2》共通透明画素電極ITO2は、下部透明ガラス基板SUB1側に画素ごとに設けられた透明画素電極ITO1に対向し、液晶LCの光学的な状態は各画素電極ITO1と共通透明画素電極ITO2との間の電位差(電界)に応答して変化する。この共通透明画素電極ITO2にはコモン電圧Vcomが印加されるように構成されている。本実施例では、コモン電圧Vcomは映像信号線DLに印加される最

小レベルの駆動電圧V dminと最大レベルの駆動電圧V dmaxとの中間直流電位に設定されるが、映像信号駆動回路で使用される集積回路の電源電圧を約半分に低減したい場合は、交流電圧を印加すれば良い。なお、共通透明画素電極ITO2の平面形状は図6を参照されたい。【0058】《保持容量素子Caddの構造》透明画素電極ITO1は、薄膜トランジスタTFTと接続される端部と反対側の端部において、隣りの走査信号線GLと重なるように形成されている。この重ね合わせは、図4からも明らかなように、透明画素電極ITO1を一方の電極PL2とし、隣りの走査信号線GLを他方の電極PL1とする保持容量素子(静電容量素子)Caddを構成する。この保持容量素子Caddの誘電体膜は、薄膜トランジスタTFTのゲート絶縁膜として使用される絶縁膜GIおよび陽極酸化膜AOFで構成されている。

【0059】保持容量素子Caddは走査信号線GLの第2導電膜g2の幅を広げた部分に形成されている。なお、映像信号線DLと交差する部分の第2導電膜g2は映像信号線DLとの短絡の確率を小さくするため細くされている。

【0060】保持容量素子Caddの電極PL1の段差部において透明画素電極ITO1が断線しても、その段差をまたがるように形成された第2導電膜d2および第3導電膜d3で構成された島領域によってその不良は補償される。

【0061】《ゲート端子部》図9は表示マトリクスの 走査信号線GLからその外部接続端子GTMまでの接続 構造を示す図であり、(A)は平面であり(B)は

(A) のB-B切断線における断面を示している。なお、同図は図6下方付近に対応し、斜め配線の部分は便宜状一直線状で表した。

【0062】AOは写真処理用のマスクパターン、言い換えれば選択的陽極酸化のホトレジストパターンである。従って、このホトレジストは陽極酸化後除去され、図に示すパターンAOは完成品としては残らないが、ゲート配線GLには断面図に示すように酸化膜AOFが選択的に形成されるのでその軌跡が残る。平面図において、ホトレジストの境界線AOを基準にして左側はレジストで覆い陽極酸化をしない領域、右側はレジストから露出され陽極酸化される領域である。陽極酸化されたAL層g2は表面にその酸化物Al2O1膜AOFが形成され下方の導電部は体積が減少する。勿論、陽極酸化はその導電部が残るように適切な時間、電圧などを設定して行われる。マスクパターンAOは走査線GLに単一の直線では交差せず、クランク状に折れ曲がって交差させている。

【0063】図中AL層g2は、判り易くするためハッチを施してあるが、陽極化成されない領域は櫛状にパターニングされている。これは、A1層の幅が広いと表面にホイスカが発生するので、1本1本の幅は狭くし、そ

れらを複数本並列に東ねた構成とすることにより、ホイスカの発生を防ぎつつ、断線の確率や導電率の犠牲を最低限に押さえる狙いである。従って、本例では櫛の根本に相当する部分もマスクAOに沿ってずらしている。

【0064】ゲート端子GTMは酸化珪素SIO層と接着性が良くA1等よりも耐電触性の高いCr層g1と、更にその表面を保護し画素電極ITO1と同レベル(同層、同時形成)の透明導電層d1とで構成されている。なお、ゲート絶縁膜GI上及びその側面部に形成された導電層d2及びd3は、導電層d3やd2のエッチング10時ピンホール等が原因で導電層g2やg1が一緒にエッチングされないようその領域をホトレジストで覆っていた結果として残っているものである。又、ゲート絶縁膜GIを乗り越えて右方向に延長されたITO層d1は同様な対策を更に万全とさせたものである。

【0065】平面図において、ゲート絶縁膜GIはその境界線よりも右側に、保護膜PSV1もその境界線よりも右側に形成されており、左端に位置する端子部GTMはそれらから露出し外部回路との電気的接触ができるようになっている。図では、ゲート線GLとゲート端子の20一つの対のみが示されているが、実際はこのような対が図6に示すように上下に複数本並べられ端子群Tg(図6)が構成され、ゲート端子の左端は、製造過程では、基板の切断領域CT1を越えて延長され配線SHgによって短絡される。製造過程におけるこのような短絡線SHgは陽極化成時の給電と、配向膜ORI1のラビング時等の静電破壊防止に役立つ。

【0066】《ドレイン端子DTM》図10は映像信号線DLからその外部接続端子DTMまでの接続を示す図であり、(A)はその平面を示し、(B)は(A)のB 30-B切断線における断面を示す。なお、同図は図6右上付近に対応し、図面の向きは便宜上変えてあるが右端方向が基板SUB1の上端部(又は下端部)に該当する。

【0067】TSTdは検査端子でありここには外部回 路は接続されないが、プローブ針等を接触できるよう配 線部より幅が広げられている。同様に、ドレイン端子D TMも外部回路との接続ができるよう配線部より幅が広 げられている。検査端子TSTdと外部接続ドレイン端 子DTMは上下方向に千鳥状に複数交互に配列され、検 査端子TSTdは図に示すとおり基板SUB1の端部に 40 到達することなく終端しているが、ドレイン端子DTM は、図6に示すように端子群Td(添字省略)を構成し 基板SUB1の切断線CT1を越えて更に延長され、製 造過程中は静電破壊防止のためその全てが互いに配線S Hdによって短絡される。検査端子TSTdが存在する 映像信号線DLのマトリクスを挟んで反対側にはドレイ ン接続端子が接続され、逆にドレイン接続端子DTMが 存在する映像信号線DLのマトリクスを挟んで反対側に は検査端子が接続される。

【0068】ドレイン接続端子DTMは前述したゲート 50

端子GTMと同様な理由でCr層g1及びITO層d10の2層で形成されており、ゲート絶縁膜GIを除去した部分で映像信号線DLと接続されている。ゲート絶縁膜GIの端部上に形成された半導体層ASはゲート絶縁膜GIの縁をテーパ状にエッチングするためのものである。端子DTM上では外部回路との接続を行うため保護膜PSV1は勿論のこと取り除かれている。AOは前述した陽極酸化マスクでありその境界線はマトリクス全体をを大きく囲むように形成され、図ではその境界線から左側がマスクで覆われるが、この図で覆われない部分には層g2が存在しないのでこのパターンは直接は関係しない。

【0069】マトリクス部からドレイン端子部DTMまでの引出配線は図7の(C)部にも示されるように、ドレイン端子部DTMと同じレベルの層d1.g1のすぐ上に映像信号線DLと同じレベルの層d2.d3がシールパターンSLの途中まで積層された構造になっているが、これは断線の確率を最小限に押さえ、電触し易いA1層d3を保護膜PSV1やシールパターンSLでできるだけ保護する狙いである。

【0070】《表示装置全体等価回路》表示マトリクス部の等価回路とその周辺回路の結線図を図11に示す。同図は回路図ではあるが、実際の幾何学的配置に対応して描かれている。ARは複数の画素を二次元状に配列したマトリクス・アレイである。

【0071】図中、Xは映像信号線DLを意味し、添字 G、BおよびRがそれぞれ緑、青および赤画素に対応して付加されている。Yは走査信号線GLを意味し、添字 1, 2, 3, \cdots , endは走査タイミングの順序に従って付加されている。

【0072】映像信号線X(添字省略)は交互に上側 (または奇数)映像信号駆動回路He、下側(または偶数)映像信号駆動回路Hoに接続されている。

【0073】走査信号線Y(添字省略)は垂直走査回路 Vに接続されている。

【0074】SUPは1つの電圧源から複数の分圧した 安定化された電圧源を得るための電源回路やホスト(上 位演算処理装置)からのCRT(陰極線管)用の情報を TFT液晶表示装置用の情報に交換する回路を含む回路 である。

【0075】《保持容量素子Caddの働き》保持容量素子Caddは、薄膜トランジスタTFTがスイッチングするとき、中点電位(画素電極電位)VIcに対するゲート電位変化ΔVgの影響を低減するように働く。この様子を式で表すと、次のようになる。

[0076]

Δ VIc={Cgs/(Cgs+Cadd+Cpix)}×Δ Vg ここで、Cgsは薄膜トランジスタTFTのゲート電極G Tとソース電極SD1との間に形成される寄生容量、C pixは透明画素電極ITO1 (PIX)と共通透明画素

16

電極 ITO2 (COM) との間に形成される容量、 ΔV $Icti \Delta Vg$ による画素電極電位の変化分を表わす。この変化分 $\Delta VIcti$ 被晶 ICC に加わる直流成分の原因となるが、保持容量 C addを大きくすればする程、その値を小さくすることができる。また、保持容量素子 C add IC 電時間を長くする作用もあり、薄膜トランジスタTFTがオフした後の映像情報を長く蓄積する。液晶 ICC に印加される直流成分の低減は、液晶 ICC の寿命を向上し、液晶表示画面の切り替え時に前の画像が残るいわゆる焼き付きを低減することができる。

【0077】前述したように、ゲート電極GTはi型半導体層ASを完全に覆うよう大きくされている分、ソース電極SD1、ドレイン電極SD2とのオーバラップ面積が増え、従って寄生容量Cgsが大きくなり、中点電位Vlcはゲート(走査)信号Vgの影響を受け易くなるという逆効果が生じる。しかし、保持容量素子Caddを設けることによりこのデメリットも解消することができる

【0078】保持容量素子Caddの保持容量は、画素の 書込特性から、液晶容量Cpixに対して4~8倍(4·C pix<Cadd<8·Cpix)、寄生容量Cgsに対して8~3 2倍(8·Cgs<Cadd<32·Cgs)程度の値に設定する。

【0079】保持容量電極線としてのみ使用される初段の走査信号線GL(Y。)は共通透明画素電極ITO2(Vcom)と同じ電位にする。図6の例では、初段の走査信号線は端子GT0、引出線INT、端子DT0及び外部配線を通じて共通電極COMに短絡される。或いは、初段の保持容量電極線Y。は最終段の走査信号線Yendに接続、Vcom以外の直流電位点(交流接地点)に接続するかまたは垂直走査回路Vから1つ余分に走査パルスY。を受けるように接続してもよい。

【0080】《液晶表示モジュールの全体構成》図12は、液晶表示モジュールMDLの各構成部品を示す分解 斜視図である。

【0081】SHDは金属板から成る枠状のシールドケース(メタルフレーム)、LCWはその表示窓、PNLは液晶表示パネル、SPBは光拡散板、MFRは中間フレーム、BLはバックライトの光源である冷陰極蛍光灯、BLSはバックライト支持体、LCAは下側ケース 40であり、図に示すような上下の配置関係で各部材が積み重ねられてモジュールMDLが組み立てられる。

【0082】モジュールMDLは、シールドケースSH Dに設けられた爪CLとフックFKによって全体が固定 されるようになっている。

【0083】中間フレームMFRは表示窓LCWに対応する開口が設けられるように枠状に形成され、その枠部分には拡散板SPB、バックライト支持体BLS並びに各種回路部品の形状や厚みに応じた凹凸や、放熱用の開口が設けられている。

【0084】下側ケースLCAはバックライト光の反射体も兼ねており、効率のよい反射ができるよう、蛍光管 BLに対応して反射山RMが形成されている。

【0085】《表示パネルPNLと駆動回路基板PCB 1》図13は、図5等に示した表示パネルPNLに映像 信号駆動回路He、Hoと垂直走査回路Vを接続した状態を示す上面図である。

【0086】CHIは表示パネルPNしを駆動させる駆 動ICチップ(下側の3個は垂直走査回路側の駆動IC チップ、左右の6個ずつは映像信号駆動回路側の駆動 I Cチップ) である。TCPは図14、図15で後述する ように駆動用ICチップCHIがテープ・オートメイテ ィド・ボンディング法(TAB)により実装されたテー プキャリアパッケージ、PCB1は上記TCPやコンデ ンサCDS等が実装された駆動回路基板で、3つに分割 されている。FGPはフレームグランドパッドであり、 シールドケースSHDに切り込んで設けられたバネ状の 破片FGが半田付けされる。FCは下側の駆動回路基板 PCB1と左側の駆動回路基板PCB1、および下側の 駆動回路基板PCB1と右側の駆動回路基板PCB1と を電気的に接続するフラットケーブルである。フラット ケーブルFCとしては図に示すように、複数のリード線 (りん青銅の素材にSn鍍金を施したもの) をストライ プ状のポリエチレン層とポリビニルアルコール層とでサ ンドイッチして支持したものを使用する。

【0087】《TCPの接続構造》図14は走査信号駆動回路Vや映像信号駆動回路He、Hoを構成する、集積回路チップCHIがフレキシブル配線基板に搭載されたテープキャリアパッケージTCPの断面構造を示す図であり、図15はそれを液晶表示パネルの、本例では映像信号回路用端子DTMに接続した状態を示す要部断面図である。

【0088】同図において、TTBは集積回路CHIの 入力端子・配線部であり、TTMは集積回路CHIの出 力端子・配線部であり、例えばCuから成り、それぞれ の内側の先端部(通称インナーリード)には集積回路C HIのボンディングパッドPADがいわゆるフェースダ ウンボンディング法により接続される。端子TTB、T TMの外側の先端部(通称アウターリード) はそれぞれ 半導体集積回路チップCHIの入力及び出力に対応し、 半田付け等によりCRT/TFT変換回路・電源回路S UPに、異方性導電膜ACFによって液晶表示パネルP NLに接続される。パッケージTCPは、その先端部が パネルPNL側の接続端子DTMを露出した保護膜PS V1を覆うようにパネルに接続されており、従って、外 部接続端子DTM (GTM) は保護膜PSV1かパッケ ージTCPの少なくとも一方で覆われるので電触に対し て強くなる。

【0089】BF1はポリイミド等からなるベースフィ 50 ルムであり、SRSは半田付けの際半田が余計なところ

へつかないようにマスクするためのソルダレジスト膜で ある。シールパターンSLの外側の上下ガラス基板の隙 間は洗浄後エポキシ樹脂EPX等により保護され、パッ ケージTCPと上側基板SUB2の間には更にシリコー ン樹脂SILが充填され保護が多重化されている。

【0090】《駆動回路基板PCB2》中間フレームM FRに保持・収納される液晶表示部LCDの駆動回路基 板PCB2は、図16に示すように、L字形をしてお り、IC、コンデンサ、抵抗等の電子部品が搭載されて いる。この駆動回路基板PCB2には、1つの電圧源か 10 ら複数の分圧した安定化された電圧源を得るための電源 回路や、ホスト(上位演算処理装置)からのCRT(陰 極線管)用の情報をTFT液晶表示装置用の情報に変換 する回路を含む回路SUPが搭載されている。CJは外 部と接続される図示しないコネクタが接続されるコネク 夕接続部である。駆動回路基板PCB2とインバータ回 路基板PCB3とはバックライトケーブルにより中間フ レームMFRに設けたコネクタ穴を介して電気的に接続 される。

【0091】駆動回路基板PCB1と駆動回路基板PC 20 辺を示す平面と断面の図である。 B2とは折り曲げ可能なフラットケーブルFCにより電 気的に接続されている。組立て時、駆動回路基板PCB 2は、フラットケーブルFCを180°折り曲げることに より駆動回路基板PCB1の裏側に重ねられ、中間フレ ームMFRの所定の凹部に嵌合される。

【0092】以上、本発明を上記実施例に基づいて具体 的に説明したが、本発明は上記実施例に限定されるもの ではなく、その要旨を逸脱しない範囲において種々変更 可能であることは勿論である。例えば、上記実施例で は、ブラックマトリクスBMとして有機系樹脂膜を用い 30 たが、光に対する遮蔽性が高いアルミニウム膜やクロム 膜等をスパッタリング法や蒸着法により形成してもよ い。また、本発明は、アクティブ・マトリクス方式の液 晶表示装置に限らず、単純マトリクス方式の液晶表示装 置にも適用可能である。

[0093]

【発明の効果】以上説明したように、本発明では、選択 的に設けた遮光膜またはブラックマトリクスの間を透明 樹脂膜でほぼ同等の膜厚で埋め込み、遮光膜またはブラ ックマトリクスと透明樹脂膜とをほぼ平坦化したので、 液晶層の厚さのばらつきが減少し、液晶のしきい値電圧 のばらつきやドメインの発生が減少し、表示品質を向上 することができる。

【図面の簡単な説明】

【図1】(a)~(d)は、本発明の液晶表示装置の一

実施例のブラックマトリクスおよびカラーフィルタを形 成した透明ガラス基板を製造する方法を示す工程要部断 面図である。

【図2】この発明が適用されるアクティブ・マトリック ス方式のカラー液晶表示装置の液晶表示部の一画素とそ の周辺を示す要部平面図である。

【図3】図2の3-3切断線における1画素とその周辺 を示す断面図である。

【図4】図2の4-4切断線における付加容量Caddの 断面図である。

【図5】表示パネルのマトリクス周辺部の構成を説明す るための平面図である。

【図6】上下基板の電気的接続部を含む表示パネルの角 部の拡大平面図である。

【図7】マトリクスの画素部を中央に、両側にパネル角 付近と映像信号端子部付近を示す断面図である。

【図8】左側に走査信号端子、右側に外部接続端子の無 いパネル縁部分を示す断面図である。

【図9】ゲート端子GTMとゲート配線GLの接続部近

【図10】ドレイン端子DTMと映像信号線DLとの接 続部付近を示す平面と断面の図である。

【図11】アクティブ・マトリックス方式のカラー液晶 表示装置のマトリクス部とその周辺を含む回路図であ る。

【図12】液晶表示モジュールの分解斜視図である。

【図13】液晶表示パネルに周辺の駆動回路を実装した 状態を示す上面図である。

【図14】駆動回路を構成する集積回路チップCHIが フレキシブル配線基板に搭載されたテープキャリアパッ ケージTCPの断面構造を示す図である。

【図15】テープキャリアパッケージTCPを液晶表示 パネルPNLの映像信号回路用端子DTMに接続した状 態を示す要部断面図である。


【図16】周辺駆動回路基板PCB1(上面が見える) と電源回路回路基板PCB2(下面が見える)との接続 状態を示す上面図である。


【図17】従来のブラックマトリクスおよびカラーフィ ルタを設けた透明ガラス基板の要部断面図である。

【符号の説明】


SUB2…透明ガラス基板、BM…ブラックマトリク ス、FU…透明樹脂膜、FIL(R)…赤色カラーフィ ルタ、F1L(G)…緑色カラーフィルタ、F1L

(B) …青色カラーフィルタ。






【図5】




【図6】




【図7】

図 7




【図8】




【図17】


2 17



[図9]



【図10】



ACP (吳方性孝**司**集)

LCD


POL1

【図11】 【図12】 図11 図12 MDL SHD (シールドケース) LCW(液晶表示數) GTM ンPNL (液晶表示パネル) PCB1 (原動回路基長) 変換回路 - SPB (光本教授) MFR (中間フレーム) - PCB3 (インパータ回路高板) - BLS (パックライト支持体) LD (リード線) 【図13】 LCA (下側ケース) RM 図13 FGP PGP (フレームグランドバッド) PNL (液晶表示パネル) COH (共通資産穴) CDS. TOP TOP 【図15】 CDS 図15 POLE SIO (テープキャリアパッケージ) SUB2 TCP (ペースフィルム) BT[7 си і DTM (Td) TTM (出力帽子) Td (a) Td (o). (原動ICチップ) - CDS SUB1 SUB2 POL2 SRS gi-- PCB1 SUB1 ・FC (フラットケーブル)

> FGP PCB1 (配動回路基板)

PGP

【図16】



フロントページの続き

(72)発明者 久保 晶子

千葉県茂原市早野3300番地 株式会社日立 製作所電子デバイス事業部内

(72)発明者 濱本 辰雄

千葉県茂原市早野3300番地 株式会社日立 製作所電子デバイス事業部内

(72)発明者 泉 章也

千葉県茂原市早野3300番地 株式会社日立 製作所電子デバイス事業部内